Shallow trench isolation

Shallow trench isolation

Shallow trench isolation (STI), also known as 'Box Isolation Technique', is an integrated circuit feature which prevents electrical current leakage between adjacent semiconductor device components. STI is generally used on CMOS process technology nodes of 250 nanometers and smaller. Older CMOS technologies and non-MOS technologies commonly use isolation based on LOCOS. [Quirk, Michael & Julian Serda (2001). [http://smtbook.com/instructor_guide.pdf "Semiconductor Manufacturing Technology: Instructor's Manual"] , p. 25.]

STI is created early during the semiconductor device fabrication process, before transistors are formed. The key steps of the STI process involve etching a pattern of trenches in the silicon, depositing one or more dielectric materials (such as silicon dioxide) to fill the trenches, and removing the excess dielectric using a technique such as chemical-mechanical planarization. [http://smtbook.com/features.htm]

Certain semiconductor fabrication technologies also include deep trench isolation, a related feature often found in analog integrated circuits.

The effect of the trench edge has given rise to what has recently been termed the "reverse narrow channel effect" [J-W. Jung et al., Jpn. J. Appl. Phys., 39, 2136-2140 (2000).] or "inverse narrow width effect". [A. Chatterjee et al., IEDM 1996.] Basically, due to the electric field enhancement at the edge, it is easier to form a conducting channel (by inversion) at a lower voltage. The threshold voltage is effectively reduced for a narrower transistor width. [J. Pretet et al., Solid-State Electronics, 46, 1699-1707 (2002).] [Y-H. Lee et al., Microelectronics Reliability, 41, 689-696 (2001).] The main concern for electronic devices is the resulting subthreshold leakage current, which is substantially larger after the threshold voltage reduction.

Process flow

*Stack deposition (oxide + protective nitride)
*Lithography print
*Dry etch
*Trench fill with oxide
*Chemical-mechanical polishing of the oxide
*Removal of the protective nitride
*Adjusting the oxide height to Si

References

External links

* [http://www.clarycon.com/shallowtrenchisa.html Clarycon: Shallow trench isolation]
* [http://sst.pennnet.com/display_article/167270/5/ARTCL/none/none/1/Using-broadband-reflectometry-for-fast-trench-depth-measurement/ N and K Technologies: Shallow trench isolation]
* [http://www.dowcorning.com/content/etronics/etronicsspin/etronics_spin_stiov.asp Dow Corning: Spin on Dielectrics - Spin-on Shallow Trench Isolation]


Wikimedia Foundation. 2010.

Игры ⚽ Поможем сделать НИР

Look at other dictionaries:

  • P-n junction isolation — is a method used to electrically isolate electronic components, such as transistors, on an integrated circuit (IC) by surrounding the components with reverse biased p n junctions. Contents 1 Introduction 2 Operation 3 History 4 …   Wikipedia

  • Chemical-mechanical planarization — Chemical Mechanical Polishing/Planarization is a process of smoothing surfaces with the combination of chemical and mechanical forces. It can be thought of as a hybrid of chemical etching and free abrasive polishing. Contents 1 Description 2… …   Wikipedia

  • Halbleitertechnologie — Die Halbleitertechik definiert sich historisch und aufgrund der Verwendung der Produkte als Schlüsselkomponenten in elektrotechnischen Erzeugnissen als Teilgebiet der Elektrotechnik. Trifft man die Zuordnung aufgrund der eingesetzten Methoden und …   Deutsch Wikipedia

  • Grabenisolation — Die Grabenisolation (englisch shallow trench isolation, STI, auch box isolation technique) ist ein Verfahren der Halbleitertechnik zur elektrischen Isolation einzelner Bauelemente (hauptsächlich MIS Feldeffekttransistoren) auf integrierten… …   Deutsch Wikipedia

  • Lau Wai Shing — Wai Shing Lau (simplified Chinese name: 刘偉成, born July 29, 1955 in Hong Kong) is also known as Lau Wai Shing. The family name of Lau is sometimes spelled as Liu like Liu Bang (founder of the Han dynasty) or Liu Shaoqi or Liu Bocheng. This is… …   Wikipedia

  • LOCOS-Prozess — LOCOS, kurz für englisch Local Oxidation of Silicon (dt. »lokale Oxidation von Silicium«, ist in der Halbleitertechnik ein Verfahren zur elektrischen Isolation von Bauelementen (meist Transistoren). Dafür wird der Silicium Wafer an… …   Deutsch Wikipedia

  • Halbleitertechnik — Die Halbleitertechnik definiert sich historisch und aufgrund der Verwendung der Produkte als Schlüsselkomponenten in elektrotechnischen Erzeugnissen als Teilgebiet der Elektrotechnik (speziell der Mikroelektronik). Trifft man die Zuordnung… …   Deutsch Wikipedia

  • LOCOS — LOCOS, kurz für Local Oxidation of Silicon (dt. »lokale Oxidation von Silicium«, ist in der Halbleitertechnik ein Verfahren zur elektrischen Isolation von Bauelementen (meist Transistoren). Dafür wird der Silicium Wafer an ausgewählten Stellen… …   Deutsch Wikipedia

  • Thermische Oxidation von Silizium — Die thermische Oxidation von Silizium ist in der Halbleitertechnik ein Beschichtungsverfahren, bei dem auf einem einkristallinen Siliziumsubstrat (beispielsweise einem Silizium Wafer) eine dünne Schicht aus amorphen Siliziumdioxid aufgebracht… …   Deutsch Wikipedia

  • LOCOS — LOCOS, short for LOCal Oxidation of Silicon, is a microfabrication process where silicon dioxide is formed in selected areas on a silicon wafer having the Si SiO2 interface at a lower point than the rest of the silicon surface.This technology was …   Wikipedia

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”